Черемисинова Л. Д. ОЦЕНКА ЭНЕРГОПОТРЕБЛЕНИЯ ПРИ ОПТИМИЗАЦИИ ДВУХУРОВНЕВЫХ КМОП-СХЕМ. Информатика. 2010;(2(26)):105-115.
1. Рабаи, Ж.М. Цифровые интегральные схемы. Методология проектирования / Ж.М. Рабаи, А. Чандракасан, Б. Николич. – М. : Издательский дом «Вильямс», 2007. – 912 с.
2. Benini, L. Logic Synthesis for Low Power / L. Benini, G. De Micheli // Logic Synthesis and
3. Verification ; eds. S. Hassoun, T. Sasao, R.K. Brayton. – Boston, Dardrecht, London : Kluwer Academic Publishers, 2002. – P. 197–223.
4. Pedram, M. Power Minimization in IC Design: Principles and Applications / M. Pedram //
5. ACM Transactions Design Automation Electronic Systems. – 1996. – Vol. 1. – P. 3–56.
6. Уэйкерли, Дж. Проектирование цифровых устройств. Т. 1 / Дж. Уэйкерли. – М. : Пост-
7. маркет, 2002. – 544 с.
8. Roy, K. Low Power CMOS VLSI Circuit Design / K. Roy, S.C. Prasad. – N. Y. : John Wiley
9. and Sons Inc., 2000. – 376 p.
10. Bellaouar, A.B. Low-Power Digital VLSI Design Circuits and Systems / A.B. Bellaouar,
11. M.I. Elmasry, J. Allen. – USA, Norwell : Kluwer Academic Publishers, 1995. – 530 с.
12. Najm, F.N. A survey of Power Estimation Techniques in VLSI Circuits / F.N. Najm // IEEE
13. Trans. on VLSI. – 1994. – № 12. – P. 446–455.
14. Benini, L. Analysis of hazard contribution to power dissipation in CMOS IC’s / L. Benini,
15. M. Favalli, B. Riscco // Proc. of the 1994 Intern. Workshop on Low Power Design, April 1994. – Napa, CA, 1994. – P. 27–32.
16. Simulation and reduction of CMOS power dissipation at logic level / F. Dresig [et al.] // Proc. of European Design Automation Conf., Febr. 1993. – Paris, France, 1993. – P. 341–346.
17. Cirit, M.A. Estimating dynamic power consumption of CMOS circuits / M.A. Cirit // IEEE
18. Intern. Conf. on Computer-Aided Design, November 1987. – Santa Clara, CA, 1987. – P. 534–537.
19. Najm, F.N. Transition density: A new measure of activity of digital circuits / F.N. Najm //
20. IEEE Trans. on Computer-Aided Design of Integr. Circuit and Systems. – 1993. – Vol. 12, № 2. – P. 310–323.
21. Gupta, S. Power Modeling for High Level Power Estimation / S. Gupta, F.N. Najm // IEEE
22. Transactions on VLSI Systems. – 2000. – Vol. 8, № 1. – P. 18–29.
23. Nemani, M. Towards a high-level power estimation capability / M. Nemani, F. Najm //
24. IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems. – 1996. – Vol. 15, № 6. – P. 588–598.
25. Мурашко, И.А. Методы оценки рассеиваемой мощности в цифровых КМОП-схемах /
26. И.А. Мурашко // Доклады БГУИР. – 2007. – № 1 (17). – С. 100–108.
27. Мурашко, И.А. Методы минимизации энергопотребления при самотестировании
28. цифровых устройств / И.А. Мурашко, В.Н. Ярмолик. – Минск, 2004. – 198 с.
